도면의 형태

2022. 6. 27. 22:31· PCB 설계
반응형

단일 도면

하나의 Schematic과 하나의 Page로 구성되어 있으며 Net 구성은 Wire, Bus, Net Alias를 이용한다

 

평면도면

하나의 Schematic과 복수의 Page로 구성되어 있으며 Net 구성 시 동일한 Page는 Wire, Bus, Alias를 이용하여 표현하며 다른 페이지와의 연결은 Off-Page Connecter를 이용한다

 

계층구조 도면

복수개의 Schemaic으로 구성되어 있으며 Hierarchical Block을 만들어 하위 도면에 Hierarchical Port로 구성된 회로도를 작성한다.

반응형
'PCB 설계' 카테고리의 다른 글
  • 네트리스트 생성
  • 계층구조 설계 예제
  • 설계규칙검사(Design Rules Check, *.drc)
  • 부품참조갱신(Annotate)
kyw6416
kyw6416
kyw6416
kyw6416
kyw6416
전체
오늘
어제
  • 분류 전체보기 (103)
    • PCB 설계 (16)
    • C언어 (6)
    • FPGA (15)
    • 하드웨어_ETC (0)
    • 임베디드_ETC (2)
      • 임베디드_통신 (1)
    • Qt Creator (4)
    • Tool (1)
      • Verdi (1)
    • Verilog (9)
      • i2s (5)
      • hdlbits (0)
    • DRAM (15)
      • DDR2 SDRAM (8)
      • DDR3 SDRAM (0)
      • DDR5 SDRAM (3)
    • DDR PHY (6)
      • DDR PHY 2.1 (6)
    • Makefile (10)
    • Vim (17)
    • 노션 (2)
    • SoC 설계 (0)
반응형
kyw6416
도면의 형태
상단으로

티스토리툴바

단축키

내 블로그

내 블로그 - 관리자 홈 전환
Q
Q
새 글 쓰기
W
W

블로그 게시글

글 수정 (권한 있는 경우)
E
E
댓글 영역으로 이동
C
C

모든 영역

이 페이지의 URL 복사
S
S
맨 위로 이동
T
T
티스토리 홈 이동
H
H
단축키 안내
Shift + /
⇧ + /

* 단축키는 한글/영문 대소문자로 이용 가능하며, 티스토리 기본 도메인에서만 동작합니다.