3.3 Read Data Interface DFI (DDR PHY Interface)에서 읽기 데이터 인터페이스는 DFI를 통한 읽기 데이터의 반환을 처리합니다. DFI에 의해 정의된 읽기 메커니즘은 신호 정의와 DFI 타이밍 파라미터에 의해 정의된 타이밍 관계를 포함합니다. 여기에는 dfi_rddata, dfi_rddata_en, dfi_rddata_valid와 LPDDR2 신호인 dfi_rddata_dnv가 있으며, 관련 타이밍 파라미터로는 trddata_en과 tphy_rdlat가 있습니다. 이러한 신호와 타이밍 파라미터는 table 6과 table 7에서 설명됩니다. DFI (DDR PHY Interface)에서의 dfi_rddata_en 신호는 읽기 명령이 DFI 컨트롤 인터페이스에서 활성화된 ..
DDR PHY/DDR PHY 2.1
3.2 Write Data Interface Write Data 인터페이스는 DFI를 통한 Write Data의 전송을 처리하며, 이에 관련된 신호와 타이밍 파라미터가 표 4와 표 5에 상세히 설명되어 있다. Write 명령이 DFI 제어 인터페이스에 주어진 후 tphy_wrlat 사이클 이후에 dfi_wrdata_en 신호가 활성화되며, 이 신호는 연속적으로 Write Data가 전송될 사이클 동안 활성화 상태를 유지해야 한다; dfi_wrdata 스트림은 dfi_wrdata_en 신호가 활성화된 후 tphy_wrdata 사이클 이후에 시작된다. tphy_wrlat 파라미터는 Write 명령이 DFI에 전송된 후 dfi_wrdata_en 신호가 활성화될 때까지의 사이클 수를 정의하며, 이는 PHY에 의..
3.1 Control Interface DFI 스펙은 DRAM 장치로 메모리 address, command, control 신호를 전달하는 데 필요한 신호를 정의하며, 이 신호들은 DFI와 DRAM 사이의 실제 지연 시간(tctrl_delay)을 고려하여 타이밍을 유지하면서 DRAM으로 전달됩니다. DFI 스펙은 메모리 기술에 따라 필요한 특정 Control 신호를 포함하며, 예를 들어 dfi_reset_n 신호는 DDR3, dfi_odt 신호는 DDR2와 DDR3, 그리고 dfi_rddata_dnv 신호는 LPDDR2 메모리 시스템에 특화되어 있습니다. frequency ratio systems에서는 DFI PHY 클럭의 각 phase(N)에 대한 신호 값을 정의하는 '_pN' 접미사가 붙은 phase..
DFI는 다음과 같은 인터페이스 그룹으로 세분화됩니다: Control Interface Write Data Interface Read Data Interface Update Interface Status Interface Training Interface Low Power Control Interface "control 인터페이스는 DRAM의 control 인터페이스를 반영하며, 메모리 기술에 따라 address, bank, chip select, column address stribe, row address strobe, write enable, clock enable 및 ODT 등을 포함하고, write data 와 read data 인터페이스는 DFI를 통한 유효한 쓰기 및 읽기 데이터 전송에 사용..
2.0 Architecture DFI(DDR PHY Interface) 규격은 메모리 컨트롤러(MC)와 물리 인터페이스(PHY) 간의 신호 타이밍 값을 명시하지 않습니다. 유일한 요구사항은 DFI 클럭이 존재해야 하며, DFI에 의해 정의된 모든 신호는 DFI 클럭의 상승 에지에서 레지스터에 의해 구동되어야 한다는 것입니다. 이러한 신호가 어떻게 수신되는지에 대한 제한은 없으며, DFI 클럭의 출처에 대한 규칙도 없습니다. MC와 PHY 간의 호환성은 두 컴포넌트의 출력 타이밍 규격과 이러한 신호를 DFI에서 setup 및 hold 요구사항에 따라 상대적입니다. 타이밍에 대한 자세한 정보는 Section 5.0 'Signal Timing'을 참조하십시오. DFI 규격은 메모리 컨트롤러(MC)와 물리 인터..
1. Overview 이 내용은 DDR 메모리 컨트롤러(MC)와 DDR 물리 인터페이스(PHY) 간의 연결을 정의하는 DFI(DDR PHY Interface) 프로토콜에 대한 설명입니다. 이 프로토콜은 DDR1, LPDDR1, DDR2, LPDDR2, DDR3 메모리 장치를 지원하며, DRAM 장치와의 데이터와 제어 정보 전송을 위한 신호, 신호 관계, 타이밍 파라미터를 정의합니다. 이 인터페이스는 MC나 PHY의 모든 기능을 포함하지 않으며, 시스템의 다른 측면과의 인터페이스에 대한 제한도 두지 않습니다. DFI 신호의 width는 시스템 구성에 따라 달라집니다. 이 규격에서 사용되는 용어에 대한 설명은 Section 6.0 "Glossary"에서 찾을 수 있습니다. DFI 프로토콜의 버전 1.0, 2..
