1. Overview
이 내용은 DDR 메모리 컨트롤러(MC)와 DDR 물리 인터페이스(PHY) 간의 연결을 정의하는 DFI(DDR PHY Interface) 프로토콜에 대한 설명입니다. 이 프로토콜은 DDR1, LPDDR1, DDR2, LPDDR2, DDR3 메모리 장치를 지원하며, DRAM 장치와의 데이터와 제어 정보 전송을 위한 신호, 신호 관계, 타이밍 파라미터를 정의합니다. 이 인터페이스는 MC나 PHY의 모든 기능을 포함하지 않으며, 시스템의 다른 측면과의 인터페이스에 대한 제한도 두지 않습니다.
DFI 신호의 width는 시스템 구성에 따라 달라집니다. 이 규격에서 사용되는 용어에 대한 설명은 Section 6.0 "Glossary"에서 찾을 수 있습니다.
DFI 프로토콜의 버전 1.0, 2.0, 2.1 간의 변경은 서로 다른 버전의 표준을 따르는 MC와 PHY 간의 호환성 문제를 일으킬 수 있습니다.버전 2.0에 따라 설계된 MC와 PHY는 이전 버전과 호환되지 않을 수 있습니다. DFI 프로토콜의 버전 2.0과 2.1 사이의 변경은 이전 버전과의 호환성을 유지합니다. 그러나 DFI 2.1 장치에서 지원되는 일부 기능은 DFI 2.0 장치에서는 지원되지 않을 수 있습니다.DFI 2.0과 2.1 버전 사이의 차이점에 대한 자세한 정보는 DFI 2.1 정오표를 참조하십시오. DFI 2.1에 추가된 저전력, 주파수 비율, 주파수 변경 프로토콜은 선택적인 기능이며, DFI 호환성에 필수적이지 않습니다.
1. Overview
이 내용은 DDR 메모리 컨트롤러(MC)와 DDR 물리 인터페이스(PHY) 간의 연결을 정의하는 DFI(DDR PHY Interface) 프로토콜에 대한 설명입니다. 이 프로토콜은 DDR1, LPDDR1, DDR2, LPDDR2, DDR3 메모리 장치를 지원하며, DRAM 장치와의 데이터와 제어 정보 전송을 위한 신호, 신호 관계, 타이밍 파라미터를 정의합니다. 이 인터페이스는 MC나 PHY의 모든 기능을 포함하지 않으며, 시스템의 다른 측면과의 인터페이스에 대한 제한도 두지 않습니다.
DFI 신호의 width는 시스템 구성에 따라 달라집니다. 이 규격에서 사용되는 용어에 대한 설명은 Section 6.0 "Glossary"에서 찾을 수 있습니다.
DFI 프로토콜의 버전 1.0, 2.0, 2.1 간의 변경은 서로 다른 버전의 표준을 따르는 MC와 PHY 간의 호환성 문제를 일으킬 수 있습니다.버전 2.0에 따라 설계된 MC와 PHY는 이전 버전과 호환되지 않을 수 있습니다. DFI 프로토콜의 버전 2.0과 2.1 사이의 변경은 이전 버전과의 호환성을 유지합니다. 그러나 DFI 2.1 장치에서 지원되는 일부 기능은 DFI 2.0 장치에서는 지원되지 않을 수 있습니다.DFI 2.0과 2.1 버전 사이의 차이점에 대한 자세한 정보는 DFI 2.1 정오표를 참조하십시오. DFI 2.1에 추가된 저전력, 주파수 비율, 주파수 변경 프로토콜은 선택적인 기능이며, DFI 호환성에 필수적이지 않습니다.
