vivado 사용법

2022. 10. 5. 03:59· FPGA
목차
  1. 프로젝트 만들기
  2. Design Source 파일 생성
  3. Simulation Source 파일 생성
  4.  
  5. constraints 파일 생성
  6. 보드에 다운로드
반응형

프로젝트 만들기

 

 

원하는 보드가 없으면 refresh 눌러주거나 보드회사 사이트에 가서 다운로드 한다.

 

Design Source 파일 생성

 

Simulation Source 파일 생성

 

constraints 파일 생성

보드의 주석 처리된 xdc 파일의 copy를 추가한다 

 

보드에 다운로드

 

반응형
  1. 프로젝트 만들기
  2. Design Source 파일 생성
  3. Simulation Source 파일 생성
  4.  
  5. constraints 파일 생성
  6. 보드에 다운로드
'FPGA' 카테고리의 다른 글
  • [FPGA] 전가산기
  • [FPGA] 반가산기
  • [FPGA] gate
  • system ic 설계
kyw6416
kyw6416
kyw6416
kyw6416
kyw6416
전체
오늘
어제
  • 분류 전체보기 (103)
    • PCB 설계 (16)
    • C언어 (6)
    • FPGA (15)
    • 하드웨어_ETC (0)
    • 임베디드_ETC (2)
      • 임베디드_통신 (1)
    • Qt Creator (4)
    • Tool (1)
      • Verdi (1)
    • Verilog (9)
      • i2s (5)
      • hdlbits (0)
    • DRAM (15)
      • DDR2 SDRAM (8)
      • DDR3 SDRAM (0)
      • DDR5 SDRAM (3)
    • DDR PHY (6)
      • DDR PHY 2.1 (6)
    • Makefile (10)
    • Vim (17)
    • 노션 (2)
    • SoC 설계 (0)
반응형
kyw6416
vivado 사용법
상단으로

티스토리툴바

단축키

내 블로그

내 블로그 - 관리자 홈 전환
Q
Q
새 글 쓰기
W
W

블로그 게시글

글 수정 (권한 있는 경우)
E
E
댓글 영역으로 이동
C
C

모든 영역

이 페이지의 URL 복사
S
S
맨 위로 이동
T
T
티스토리 홈 이동
H
H
단축키 안내
Shift + /
⇧ + /

* 단축키는 한글/영문 대소문자로 이용 가능하며, 티스토리 기본 도메인에서만 동작합니다.